


## Information



### 'J 5200 - System

1/87 (10)

vorläufige technische Daten

**Hersteller:** VEB Zentrum für Forschung und Technologie  
Mikroelektronik Dresden

im VEB Kombinat Carl Zeiss Jena

CMOS-Gate-Array-System mit 12 000 Bauelementen

Das CMOS-Gate-Array-System U 5200 gestattet den Anwendern, selbst digitale Schaltkreise zu entwerfen, ohne daß umfassende Detailkenntnisse des Entwurfes von Schaltkreisen notwendig sind. Dieses neuartige Herangehen an den Entwurf von digitalen Schaltkreisen wird durch eine Reihe von Vorarbeiten des Schaltkreisherstellers ermöglicht. Umfangreiche Entwicklungssoftware und ein Katalog verwendbarer logischer Grundelemente gestatten eine Umsetzung der Anwenderaufgabenstellung in das Gate Array. Damit die gewünschten Schaltkreise schnell zur Verfügung stehen, ist die Grundstruktur eines Gate Arrays für alle Schaltkreise gleich (Master U 5201) und wird durch drei kundenspezifische Ebenen (davon zwei Verdrahtungsebenen) modifiziert.

Das Gate-Array-System U 5200 bietet folgende Vorteile:

- kurze Entwicklungszeiten
- Rentabilität bereits bei geringen Stückzahlen
- weitestgehende Unterstützung des Entwurfes durch Zellenbibliothek mit etwa 100 Zellen und komfortables Entwurfssystem
- Ersatz von 100 ... 200 Standard-Logik-Schaltkreisen
- Nutzung leistungsarmer CMOS-Technologie
- TTL-kompatibel; ausgangsseitig Treibung einer Standard-TTL-Last

Technische Übersicht

Master U 5201

Gesamtgatteräquivalent: 3000

(Gatteräquivalent entspricht NAND/NOR mit 2 Eingängen)


davon 1020 Logikgatteräquivalente

102 JK-Master-Slave-Flip-Flops

52 E/A-Stufen

Masterausnutzung bis etwa 80 % möglich

Makrozellenkatalog enthält: Inverter, Grundgatter, Decoder, Multiplexer, Demultiplexer, JK-Master-Slave-Flip-Flops, Arithmetikschaltungen, Zähler, Teiler, Schieberegister, Segmentdecoder, E/A-Stufen



1) Markierung Kennzeichnet Pin 1  
2) Aufsetzfläche

Bild 1: Gehäuse

Verkappung in Plast-chip-carrier - 64polig

Anschlußbelegung

1	Masse	39	Interfacesteuereingang
2 ... 7	kundenspezifische Signale	40	Interfacesteuereingang
8	Eingang LSSD-Kette		Eingang Teststruktur
	kundenspezifischer Eingang	41	Ausgang Teststruktur
9	Takteingang	42 ... 47	kundenspezifische Signale
10 ... 16	kundenspezifische Signale	48	Masse
17	Masse	49 ... 55	kundenspezifische Signale
18 ... 23	kundenspezifische Signale	56	Ausgang LSSD-Kette
24	Prüfmodus	57 ... 63	kundenspezifische Signale
25 ... 31	kundenspezifische Signale	64	Betriebsspannung
32	Betriebsspannung		
33 ... 38	kundenspezifische Signale		

Allgemeine Betriebsbedingungen

	Kurzzeichen	min.	max.	Einheit
Betriebsspannung	$U_{CC}$	4,75	5,25	V
L-Eingangsspannung	$U_{IL}$	0,3	0,8	V
H-Eingangsspannung	$U_{IH}$	2,0	$U_{CC} + 0,3$	V
Umgebungstemperatur	$\vartheta_a$	0	70	$^{\circ}C$

Die speziellen Betriebsbedingungen sind von der Gate-Array-Kundenverdrahtung abhängig.

Ausgewählte Kennwerte

	Kurz- zeichen	min.	max.	Einheit
Ruhestromverbrauch 1)	$I_{CCR}$		200	$\mu A$
Eingangsleckstrom Summenleckstrom aller Eingänge ohne Low- Haltetransistor 1)	$I_{LL}, I_{LHS}$		10	$\mu A$
H-Eingangsleckstrom (Summenleckstrom aller Eingänge mit Low-Haltetransistor) 1)	$I_{LHE}$		40	$\mu A$
L-Ausgangsspannung 2)	$U_{OL}$		0,4	V
H-Ausgangsspannung 3)	$U_{OH}$	2,8		V
Eingangskapazität	$C_I$		10	pF

1) bei  $U_{CC} = 5,25$  V,  $U_{IH} = 5,25$  V

2) bei  $I_O = 2$  mA

3) bei  $U_{CC} = 4,75$  V,  $I_O = -0,4$  mA

Die Betriebsstromaufnahme ist von der Kundenverdrahtung abhängig.

Grenzwerte

Für die Gate-Array-Bauelemente sind die MOS/CMOS-Behandlungsvorschriften einzuhalten.

	Kurz- zeichen	min.	max.	Einheit
Betriebsspannung	$U_{CC}$	- 0,5	7,0	V
Eingangsspannung an allen Eingängen	$U_I$	- 0,5	7,0	V
Ausgangsspannung	$U_O$	- 0,5	7,0	V
Verlustleistung	$P_V$		0,5	W
Betriebstemperatur	$\theta_a$	0	70	$^{\circ}C$
Lagertemperatur	$\theta_s$	- 55	125	$^{\circ}C$

Die vorliegenden Datenblätter dienen ausschließlich der Information! Es können daraus keine Liefermöglichkeiten oder Produktionsverbindlichkeiten abgeleitet werden. Änderungen im Sinne des technischen Fortschritts sind vorbehalten.



**Herausgeber:**

**vob applikationszentrum elektronik berlin**  
im vob kombinat mikroelektronik

Mainzer Straße 25

Berlin 1035

Telefon: 5 80 05 21, Telex: 011 2981; 011 3055