

mikroelektronik

Information



U 82536 DC, U 8036 DC

2/88 (13)

Hersteller: VEB Mikroelektronik „Karl Marx“ Erfurt

Zähler-/Zeitgeber- und paralleler Ein-/Ausgabebaustein

Der Zähler/Zeitgeber- und parallele Ein-/Ausgabebaustein (Counter/Timer and parallel I/O unit) ist ein universeller Peripherieschaltkreis in n-Kanal-Silizium-Gate-Technologie. Er beinhaltet drei I/O-Ports und drei Zähler/Zeitgeber. Seine Funktionen sind programmierbar und können so auf spezielle Anwendungen zugeschnitten werden.




Bild 1: Anschlußbelegung U 82536 DC




Bild 2: Anschlußbelegung U 8036 DC

Der U 82536 DC kann in Systemen mit getrenntem Adreß- und Datenbus wie z. B. U 880-Systemen arbeiten. Der U 8036 DC wird aufgrund seines gemultiplexten Adreß-/Datenbusses vorwiegend in U 8000-Systemen o. a. mit gemultiplextem Bus arbeitenden Prozessorsystemen eingesetzt.




Bild 3: Schaltzeichen U 82536 DC




Bild 4: Schaltzeichen U 8036 DC

Bezeichnung und Beschreibung der Anschlüsse

- PA 0 ... PA 7 Port A (bidirektional, tristate oder open-drain)
Diese acht Leitungen übertragen Informationen zwischen Port A des CIO und externen Geräten.
- PB 0 ... PB 7 Port B (bidirektional, tristate oder open-drain)
Port B wird neben der Funktion analog Port A für den externen Zugriff auf die Zähler/Zeitgeber 1 und 2 benutzt.
- PC 0 ... PC 3 Port C (bidirektional, tristate oder open-drain)
Diese vier Ein-/Ausgabeleitungen werden benutzt, um Handshake-, WAIT- und REQUEST-Leistungen für Port A und B oder den externen Zugriff auf den Zähler/Zeitgeber drei zu realisieren und den Zugriff auf Port C zu ermöglichen.
- PCLK Peripherietakt (Peripheral Clock) - Eingang TTL-kompatibel
Dieser Takt wird für die interne Steuerlogik und für die Zähler/Zeitgeber benutzt. Er braucht nicht der CPU-Takt zu sein.
- INT Interruptanforderung (Interrupt Request) - Ausgang, open-drain, Low-aktiv.
Dieses Signal wird aktiviert, wenn der CIO einen Interrupt anfordert.
- INTACK Interruptbestätigung (Interrupt Acknowledge) - Eingang, Low-aktiv
Dieses Signal zeigt dem CIO an, daß ein Interruptbestätigungszyklus abläuft.
- IEI Interruptfreigabeeingang (Interrupt Enable In) - High-aktiv
- IEO Interruptfreigabeausgang (Interrupt Enable Out) - High-aktiv
Diese Signale werden zum Aufbau der Interrupt-Prioritätskette (Daisy-chain) benutzt, falls mehrere interruptgesteuerte Bausteine im System aktiv sind.
IEI = 1 gibt an, daß kein höherwertiger Baustein einen Interrupt angemeldet hat oder bearbeitet.

Fortsetzung

IEO ist nur High, wenn IEI High ist und wenn weiterhin gilt:

1. Die CPU bearbeitet keinen Interrupt des CIO oder
2. Der CIO meldet keinen Interrupt während eines Interruptbestätigungszyklusses an.

nur U 8036 DC

AD 0 ... AD 7

Adreß-/Datenbus (Address Data Bus) - bidirektional, tristate
Der gemultiplexte Bus wird für die Übertragungen zwischen CPU und CIO benutzt.

 \overline{AS}

Adreß-Strobe (Eingang, Low-aktiv)
Adressen, \overline{INTACK} und $\overline{CS 0}$ werden abgefragt, während $\overline{AS} = \text{Low}$ ist.

 \overline{DS}

Datenstrobe (Eingang, Low-aktiv)
Dieses Signal bestimmt den Zeitpunkt der Datenübertragung. Sind \overline{AS} und \overline{DS} gleichzeitig Low, dann wird der CIO zurückgesetzt.

R/ \overline{W}

Lesen/Schreiben (Read/Write) - Eingang
Dieses Signal gibt an, daß die CPU vom CIO liest bzw. in den CIO schreibt.

 $\overline{CS 0}$, CS 1

Bausteinauswahl (Chip select) - Eingang
 $\overline{CS 0}$ und CS 1 müssen gleichzeitig Low bzw. High sein, um den U 8036 DC ansprechen zu können. $\overline{CS 0}$ wird mit \overline{AS} übernommen.

nur U 82536 DC

D 0 ... D 7

Datenbus (bidirektional, tristate)
Der Datenbus wird zur Übertragung zwischen der CPU und dem U 82536 DC benutzt.

 \overline{RD}

Lesen (Read) - Eingang, Low-aktiv
Während $\overline{RD} = \text{Low}$ ist, liest die CPU aus dem CIO. Während des Interruptbestätigungszyklusses wird mit \overline{RD} von der CPU der Interruptvektor gelesen.

 \overline{WR}

Schreiben (Write) - Eingang, Low-aktiv
Während $\overline{WR} = \text{Low}$ ist, schreibt die CPU in den CIO. Sind \overline{RD} und \overline{WR} gleichzeitig Low, wird der CIO zurückgesetzt.

A 0, A 1

Adreßleitungen (Eingänge)
Diese zwei Adreßleitungen dienen zur Auswahl der Portregister oder der Steuerregister.

 \overline{CE}

Bausteinfreigabe (Chip Enable) - Eingang, Low-aktiv
Low-Pegel ermöglicht der CPU, die Register des U 82536 DC zu lesen oder zu beschreiben.




Bild 5: Gehäuseabmessungen

Beschreibung

Der CI0 besteht aus einem CPU-Interface, drei Ein-/Ausgabeports (zwei universellen 8bit-Ports und einem speziellen 4bit-Port), drei 16bit-Zähler/Zeitgebern und einer Interrupt-Steuerlogik sowie einem internen Steuerlogikblock.

Eine Vielzahl von programmierbaren Funktionen ermöglicht die beste Anpassung an spezielle Anwendungen.

- Es werden zwei Versionen (Bondvarianten) der CI0 unterschieden:
 - . der U 82536 DC mit CPU-Interface für den U 880 D und für ähnliche Prozessoren (8086, SU-Typ K 1810 WM 86)
 - . der U 8036 DC mit Multiplexbus für den U 8000 und für ähnliche Prozessoren
- Alle internen Steuer- und Datenregister sind les- und schreibbar.
- Datenregister sind direkt adressierbar, Steuerregister nur beim U 8036 DC.
- Beim U 82536 DC muß auf die Steuerregister mit einer Befehlsfolge zugegriffen werden.
- Vektorinterrupt inklusive Status (Ursache), Daisy chain (IEI, IEO) und Polling möglich
- WAIT/REQUEST-Leitung ermöglicht schnelle DMA-Blockübertragungen in beiden Richtungen (voll-duplex).

Periphere Eigenschaften

- drei unabhängige 16bit-Zähler/Zeitgeber-Kanäle (CT)
- bis zu vier externe Leitungen je CT-Kanal programmierbar: Zählerausgang, Zähler-, Trigger- und Gateeingang (Port B und C)
- drei Signalverläufe am Zähler/Zeitgeberausgang: monostabil (one shot), getaktet (pulsed) und Rechteckimpulse (square wave)
- CT 1 und CT 2 sind intern zusammenschaltbar (kaskadierbar).
- Zähler/Zeitgeber retriggerbar oder nicht retriggerbar
- Port A und B sind unabhängige, bidirektionale, doppelt gepufferte 8bit-Ein-/Ausgabeports, programmierbar als Eingang, Impulsfänger, Ausgang, verzögerter Ausgang (Deskew-Timer), Open Drain-Ausgang oder als bidirektionaler Bit-Ports.
- ein 4bit-Spezialport, programmierbar als Port-, Handshake- oder als externe Zähler/Zeitgeber-(CT 3)-Leitungen, Bits einzeln änderbar

- Port A und B doppelt gepuffert
- Interlock-, Strobe-, Impuls- und three-wire-Handshake mit Deskew-Timer
- flexible maskierbare Zeichenerkennungslogik auf Flanken, Zustände oder Änderungen einzelner Bits von Port A und B, programmierbar wie ein 16bit-Vektorinterruptcontroller
- eine Versorgungsspannung von $+5\text{ V} \pm 5\%$
- 40poliges DIP-Gehäuse




Bild 6: Blockschaltbild

Grenzwerte (Bezugspotential $U_{SS} = 0\text{ V}$)

	Kurzzeichen	min.	max.	Einheit
Betriebsspannung	U_{CC}	-0,5	7	V
Eingangsspannung	U_I	-0,5	7	V
Lagerungstemperaturbereich	θ_{stg}	-55	125	$^{\circ}\text{C}$

Statische und dynamische Kennwerte ($\theta_a = 0 \dots 70\text{ }^{\circ}\text{C}$; $U_{CC} = 5\text{ V} \pm 0,25\text{ V}$; $U_{SS} = 0\text{ V}$)

	Kurzzeichen	min.	max.	Einheit
Eingangsspannung Low	U_{IL}	-0,5	0,8	V
Eingangsspannung High	U_{IH}	2	$U_{CC} + 0,3$	V
Takteingangsspannung	U_{ICL}	-0,5	0,45	V
	U_{ICH}	$U_{CC} - 0,4$	$U_{CC} + 0,3$	V
Ausgangsspannung Low	U_{OL}	-	0,4	V
$I_0 = 2\text{ mA}$				
Ausgangsspannung High	U_{OH}	2,4	-	V
$I_0 = -0,25\text{ mA}$				
Stromaufnahme	I_{CC}		200	mA
Eingangsreststrom	I_{IL}		20	μA
Ausgangsreststrom	I_{OL}		20	μA
Taktfrequenz	f	0,25	$4^{1)}$	MHz

1) 6 MHz in Vorbereitung

Ausführliche Unterlagen enthält die "Technische Beschreibung C10 U 82536 DC, U 8036 DC" des VEB Mikroelektronik "Karl Marx" Erfurt - Stammbetrieb.

Dieses Datenblatt gibt keine Auskunft über Liefermöglichkeiten und beinhaltet keine Verbindlichkeiten zur Produktion. Die gültige Vertragsunterlage beim Bezug der Bauelemente ist der Typstandard. Rechtsverbindlich ist jeweils die Auftragsbestätigung.

Änderungen im Zuge der technischen Weiterentwicklung vorbehalten.

Die Behandlungsvorschriften für MOS-Bauelemente müssen unbedingt eingehalten werden, da andernfalls eine Reklamation nicht anerkannt werden kann.

Die vorliegenden Datenblätter dienen ausschließlich der Information! Es können daraus keine Liefermöglichkeiten oder Produktionsverbindlichkeiten abgeleitet werden. Änderungen im Sinne des technischen Fortschritts sind vorbehalten.



Herausgeber:

veb applikationszentrum elektronik berlin
im veb kombinat mikroelektronik

Mainzer Straße 25

Berlin, 1035

Telefon: 5 80 05 21, Telex: 011 2981 011 3055