


## Information



### U 8047 P

2/86

vorläufige technische Daten

**Hersteller:** VEB Zentrum für Forschung und Technologie  
Mikroelektronik Dresden

#### Einchipmikrorechnerschaltkreis

- maskenprogrammierbarer 4 bit-Einchipmikrorechnerschaltkreis in CMOS-Technologie
- Einsatz vorrangig für Steuerungs- und Zeitgeberaufgaben in batteriebetriebenen Geräten
- mit minimalem Aufwand können Systeme mit LC-Anzeige und Tastatur (2 x 4 x 4 Tasten oder 2 x 4 Schalter) realisiert werden
- typische Einsatzgebiete sind Fernmeldeendgerätetechnik, Automatisierungstechnik, Unterhaltungselektronik, Spielzeuge und Haushaltgeräte
- Programmspeicher 798 x 16 bit, Datenspeicher 64 x 4 bit
- Datenspeicher ist extern durch Schaltkreis U 8246 P erweiterbar

Abmessungen

Bauform 51.1.1.2.64

TGL 26713/04

Plast-Chip-Carrier Gehäuse PCC 64




Bild 1: Gehäuse

- 1) Markierung kennzeichnet Pin 1  
2) Aufsetzfläche

### Funktionsbeschreibung

Der Einchipmikrorechner U 8047 P benötigt für die Funktion nur eine minimale Anzahl von externen Bauelementen (Quarz, einige Widerstände und Kondensatoren). Seine internen Funktionsgruppen werden durch die drei Bus-Systeme

- RAM-BUS 4 bit
- ALU-BUS 4 bit
- ROM-BUS 16 bit

miteinander verknüpft.

### Arithmetische und logische Einheit ALU

Die 4-bit-ALU führt die Funktionen UND, ODER, Addition, Subtraktion, Inkrementierung, Dekrementierung, Vergleich und Verschiebung aus.

### Register A und B

Die Register A und B dienen zur Speisung der ALU, wobei das A-Register die Funktion eines Akkumulators ausführt und das B-Register als Hilfsregister für die Bereitstellung des zweiten Operanden arbeitet.

### Datenspeicher 64 x 4 bit (RAM)

Die im Befehl adressierten Quell- und Zielregister sind Bestandteil des RAM. Alle Register des RAM sind gleichwertig verwendbar. Der RAM kann beim Systemstart oder nur durch den Befehl CLM maskenprogrammierbar ganz oder teilweise gelöscht werden. Der Datenspeicher ist extern durch Anschaltung von U 8246 P erweiterbar.

### Befehlsspeicher 798 x 16 bit (ROM)

In dem maskenprogrammierbaren ROM ist das Anwenderprogramm abgespeichert.

### Befehlszähler (PC)

Der 10 bit-PC stellt die Adresse für den Befehlsspeicher bereit. Der PC wird beim Befehlsaufruf inkrementiert bzw. bei Sprungbefehlen mit der Sprungadresse geladen. Diese kann direkt Bestandteil des Befehls sein (direkte Sprünge JMP, bedingte Sprünge JMPO, JMP1, Sprung in ein Unterprogramm JMS), sich aus einer Anfangsadresse einer Tabelle und dem Inhalt eines Registers zusammensetzen (JIN) oder die Rückkehradresse aus dem Unterprogramm sein (RET, LMCR). Beim Systemstart oder durch ein RST-Signal wird der PC auf Null zurückgesetzt.

### Stack

Der Stack dient zur Abspeicherung von zwei Rückkehradressen aus Unterprogrammen.

### Jump-Flag

Das Jump-Flag hat in Abhängigkeit von dem jeweils ausgeführten Befehl verschiedene Funktionen. Es wird in Abhängigkeit vom Ergebnis der durchgeführten ALU-Operation beschrieben. In Abhängigkeit vom Zustand des JF können bedingte Sprünge ausgeführt werden. Beim Systemstart wird das JF rückgesetzt. Der Befehl STBY setzt das JF.

### Oszillator, Teilerkette, Betriebsartensteuerung

Der Oszillator ist für den Anschluß eines Quarzes mit einer Frequenz von 2 MHz bis 4,5 MHz vorgesehen. Entsprechend der jeweiligen Maskenoption kann über das Pin FIO 1/8  $f_{OSZ}$  aus- bzw. eingegeben werden (Betrieb von mehreren U 8047 P mit einem Quarz). Die Teilerkette stellt die Ansteuerfrequenzen für die interne Steuerung, das LCD-Interface und für die Zeitgeberperiode zur Verfügung.

### Allgemeine Datenein- und-ausgabe

Hierzu gehören die Funktionsgruppen

- I/O-Ports 4 ... 7 (maskenprogrammierbar)
- BD-Port

Die I/O-Ports 4 ... 7 sind bidirektionale 4 bit-Ports, die in der Ausgaberrichtung gepuffert sind. Nach einem OUT-Befehl steht das Datenwort an den Ausgängen so lange statisch zur Verfügung, bis

- es durch einen erneuten OUT-Befehl überschrieben wird oder
- durch einen IN-Befehl das Port auf Eingabe geschaltet wird oder
- durch ein RST-Signal alle Ports hochohmig geschaltet werden.

Durch die Maskenprogrammierung kann die Aufteilung in LC- und I/O-Ports festgelegt werden.

Das BD-Port ist ebenfalls bidirektional ausgelegt und in der Ausgaberrichtung gepuffert. Zum BD-Port gehören noch zwei Steuersignale, die die aktuelle Übertragungsrichtung und die Gültigkeit der Daten anzeigen. Das BD-Port kann über die Maskenprogrammierung in den Betriebsarten:

- RAM-Mode (zum direkten Anschluß der Speichererweiterungsschaltkreise (U 8246 P)
- Handshake-Mode (zum Anschluß allgemeiner peripherer Baugruppen)

arbeiten. Die Übertragungsrichtung des BD-Ports wird durch die Befehle DI und DO festgelegt.

### LCD-Interface

Hierzu gehören die Funktionsgruppen

- LC-Register (LCR)
- Zeichen-ROM (Z-ROM) für 2 x 16 Zeichen mit je max. 9 Segmenten, maskenprogrammierbar
- LCD-Rückseitensignalerzeugung
- LC-Ports 0 ... 7 (maskenprogrammierbar)
- LC-Spannungsstabilisierung

Das auszugebende Zeichen (4 bit-Codierung) wird im LC-Register gespeichert und über den per Befehl ausgewählten Z-ROM in die Segmentdarstellung umgewandelt und an das adressierte LC-Port ausgegeben.

Mit den DFB-Befehlen kann ein Blinken der jeweiligen Display-Stelle angewiesen werden. Die Blinkfrequenz und die für jedes LC-Port mögliche Vornullunterdrückung sind maskenprogrammierbar. Der LC-Spannungsstabilisator wird zum Kontrastabgleich des LCD mit einem Widerstand extern beschaltet.

Maskenprogrammierbar sind die LCD-Ansteuerverfahren

- I) Direktansteuerung
- II) 2-Phasen-Multiplex-Ansteuerung
- III) 3-Phasen-Multiplex-Ansteuerung
- IV) Direktansteuerung ohne Benutzung der Z-ROM's.

### Tastatur-Interface

An die beiden 4 bit-Eingabetore T0 und T1 können max. 2 x 4 Schalter angeschlossen werden. Bei Benutzung des 1 aus 4 decodierten 2 bit-Tastaturzählers KC können 2 x 4 x 4 Tasten angesteuert werden. Für die Unterstützung der Tastaturabfrage ist ein Encoder implementiert, der eine Prüfung auf einen gültigen 1 aus 4 Code vornimmt und mit dem aktuellen KC-Stand ein 4 bit-Wort bildet. Das Tastatur-Pin T03 kann maskenprogrammierbar zur Ausgabe einer Alarmfrequenz verwendet werden. Die Alarmfrequenz ist maskenprogrammierbar.




Bild 2: Anschlußbelegung




Bild 3: Blockschaltbild

Pinbelegung

Pin	Signal	Richtung	Bedeutung
1	P39	A/B	LCD-Tor / I/O-Tor 6
2	P40	A/B	LCD-Tor / I/O-Tor 6
3	P41	A/B	LCD-Tor / I/O-Tor 6
4	P42	A/B	LCD-Tor / I/O-Tor 6
5	P43	A/B	LCD-Tor / I/O-Tor 7
6	P44	A/B	LCD-Tor / I/O-Tor 7
7	P45	A/B	LCD-Tor / I/O-Tor 7
8	P46	A/B	COM 4 (nur bei LCD-Version III + IV: Rückelektrodensignal für Version IV) I/O-Tor 7
9	$\overline{R0}$	B )	Pins für den Betrieb im Testzustand
10	$\overline{R1}$	B )	
11	$\overline{R2}$	B )	
12	$\overline{R3}$	B )	
13	OD, $\overline{READY}$	A/A	Richtungsangabe f. BD-Tor/Ausgabebereitschaft

## Fortsetzung Pinbelegung

Pin	Signal	Richtung	Bedeutung
14	$\overline{STB}$ , $\overline{QUIT}$	A/E	Gültigkeitssignal f. BD-Tor/Übernahmequittung
15	BDO	B	BD-Tor
16	$U_{DD}$		Betriebsspannung
17	BD1	B	BD-Tor
18	BD2	B	
19	BD3	B	
20	KC0	A	Tastaturabfragesignale
21	KC1	A	
22	KC2	A	
23	KC3	A	
24	T10	E	Tastatureingabetor T1
25	T11	E	
26	T12	E	
27	T13	E	
28	T00	E	Tastatureingabetor T0
29	T01	E	
30	T02	E	
31	T03, ALCUT	E/A	Tastatureingabetor T0/Alarmausgang
32	$U_{SS}$		Masse
33	FIO	A/E	Frequenzaus- bzw. -eingang ( $1/8 f_{OSZ}$ )
34	$\overline{BXSTA}$	E	Rückkehrsignal aus dem Standby-Zustand
35	$\overline{SYN}$	E	synchrones Anhalten des EMR
36	$\overline{RST}$	E	Rücksetzen (Neustart)
37	$\overline{TEST}$	E	Testmodussteuerung
38	CLEX	A	Prozessorgrundtakt für Betrieb im Testzustand
39	OSCIN	E	Quarzanschluß
40	OSCOU	B	Quarzanschluß
41	$U_{DIS}$		Displayspannung
42	R		Anschluß f. Kontrastabgleichwiderstand des LCD
43	UM	A	COM-Mittenpotential UPM, Anschluß des Glättungs- kondensators CG2 Blinksignal (Anschluß eines ständig blindenden Segmentes bei LCD-Version I)
44	n.c.		
45	COM3	A	LCD-Rückelektr.-signale
46	COM2	A	
47	COM1	A	
48	P22	A	LCD-Tor
49	P23	A	
50	P24	A	

## Fortsetzung Pinbelegung

Pin	Signal	Richtung	Bedeutung
51	P25	A	LCD-Tor
52	P26	A	
53	P27	A	
54	P28	A	LCD-Tor
55	P29	A	
56	P30	A	
57	P31	A/B	LCD-Tor / I/O-Tor 4
58	P32	A/B	LCD-Tor / I/O-Tor 4
59	P33	A/B	LCD-Tor / I/O-Tor 4
60	P34	A/B	LCD-Tor / I/O-Tor 4
61	P35	A/B	LCD-Tor / I/O-Tor 5
62	P36	A/B	LCD-Tor / I/O-Tor 5
63	P37	A/B	LCD-Tor / I/O-Tor 5
64	P38	A/B	LCD-Tor / I/O-Tor 5

E: Eingang                    A: Ausgang                    B: bidirektional

Die jeweiligen Funktionen von doppelt belegten Anschlüssen werden über Maskenoption festgelegt.

Die Belegung der LCD-Ausgabatore hängt von der Ansteuerversion I, II, III oder IV ab.

Technische Daten

Alle Spannungen sind, wenn nicht anders angegeben, auf  $U_{SS} = 0 \text{ V}$  bezogen. Die Behandlungsvorschriften für MOS-Bauelemente sind einzuhalten.

Grenzwerte

	Kurzzeichen	min.	max.	Einheit
Betriebsspannung	$U_{DD}$	-0,3	7	V
Eingangsspannung	$U_I$	-0,3	$U_{DD} + 0,3$	V
externe Spannung an den Ausgängen	$U_O$	-0,3	$U_{DD} + 0,3$	V
Spannungsanstiegsgeschwindigkeit f. Betriebsspannung sowie Ein- u. Ausgangssignale	s		0,5	V/ns
Betrag der Spannung zwischen zwei beliebigen Anschlüssen (außer $U_{DD}$ und $U_{SS}$ )	U		7,6	V
Verlustleistung	$P_V$		100	mW
Lagerungstemperatur	$T_{stg}$	-55	125	°C

Betriebsbedingungen

Die Zeitangaben beziehen sich auf den Betrieb des U 8047 P mit einer Oszillatorfrequenz von  $f_{OSZ} = 4,0 \text{ MHz}$ .

	Kurzzeichen	min.	max.	Einheit
Betriebsspannung	$U_{DD}$	3	5,25	V
Eingangs-LOW-Spannung	$U_{IL}$	-0,3	0,4	V
Eingangs-HIGH-Spannung (außer T0, T1-Port)	$U_{IH}$	$U_{DD} - 0,4$	$U_{DD} - 0,3$	V
Umgebungstemperatur				
. U 8047 PB	$\theta_a^P$	5	55	$^{\circ}\text{C}$
. U 8047 PG	$\theta_a^P$	-25	85	$^{\circ}\text{C}$
Lastkapazität <sup>1)</sup>				
LCD-Segmentausg.	$C_{LLCD}$		200	pF
LCD-Rückelektrodenausg.	$C_{LCOM}$		1500	pF
I/O-Port's	$C_{LIO}$		200	pF
OD-Ausgang (READY)	$C_{LOD}$		200	pF
$\overline{\text{STB}}$ -Ausgang	$C_{LSTB}$		200	pF
ALM-Ausgang	$C_{LAL}$		100	pF
KC-Ausgänge	$C_{LKC}$		500	pF
FIO-Ausgang	$C_{LFIO}$		100	pF
T00 ... T13 (bei Verwendung von gepulsten pull- down-Transistoren)	$C_{LT}$		100	pF
Lastwiderstand				
LCD-Segmentausg.	$R_{LLCD}$	500		MOhm
LCD-Rückelektrodenausg.	$R_{LCOM}$	50		MOhm
Quarzoszillatorfrequenz	$f_{OSZ}$	2	4,5	MHz
Taktfrequenz am FIO-Eing.	$f_{FIO}$	250	562,5	kHz
Flankenanstiegs- bzw. abfallzeit an				
OSCIN/OSCOUT	$t_{OSC}$	5	50	ns
FIO	$t_{TFIO}$	20	500	ns
$\overline{\text{RST}}$	$t_{TRST}$	20	500	ns
I/O-Ports	$t_{TIO}$	20	500	ns
$\overline{\text{QUIT}}$	$t_{TQU}$	20	100	ns
$\overline{\text{EXSTA}}$	$t_{TEXS}$	20	100	ns
$\overline{\text{SYN}}$	$t_{TSYN}$	20	100	ns

	Kurzzeichen	min.	max.	Einheit
<b>Datenhaltezeiten an den Eingängen</b>				
I/O-Ports	$t_{HIO}$	von T4H bis T6H		ns
BD-Port	$t_{HBO}$	von T3H bis T6H		ns
T0-, T1-Port	$t_{HT}$	von T7H bis T8H		ns

<b>Impulsbreiten an</b>				
$\overline{RST}$	$t_{RST}$	1000		ns
$\overline{SYN}$	$t_{SYN}$	TZYKL	1,5 TZYKL	ns
$\overline{QUIT}$	$t_{QUIT}$	TZYKL	2 TZYKL	ns
$\overline{EXSTA}$	$t_{EXS}$	1000		ns

1) Größere Lastkapazitäten sind prinzipiell möglich, wobei zu beachten ist, daß die angegebenen dynamischen Kennwerte dann nicht mehr eingehalten werden können.

Statische Kenngrößen

Alle Spannungen sind auf  $U_{SS} = 0 V$  bezogen.

	Kurzzeichen	min.	max.	Einheit	Bemerkungen
<b>mittl. Stromaufnahme</b>					
Arbeitszustand	$I_{DD1}$		0,8	mA	$U_{DD} = 5,25 V, f_{OSZ} = 4 MHz$
Stand by	$I_{DD2}$		0,4	mA	$U_{DD} = 5,25 V, f_{OSZ} = 4 MHz$
Shut down	$I_{DD3}$		0,02	mA	$U_{DD} = 5,25 V, f_{OSZ} = 4 MHz$
<b>Ausgangs-HIGH-Spannung an</b>					
I/O-Port's	$U_{OHIO}$	$U_{DD} - 0,3$		V	1)
BD-Port	$U_{OHBD}$	$U_{DD} - 0,3$		V	1)
OD-Ausgang	$U_{OHOD}$	$U_{DD} - 0,3$		V	1)
$\overline{STB}$ -Ausg.	$U_{OHSTB}$	$U_{DD} - 0,3$		V	1)
ALM-Ausg.	$U_{OHAL}$	$U_{DD} - 0,3$		V	1)
KC-Ausg.	$U_{OHKC}$	$U_{DD} - 0,2$		V	2)
PIO-Ausg.	$U_{OHPIO}$	$U_{DD} - 0,3$		V	1)
LCD-Segment-Ausg.	$U_{OHLCD}$	$U_{P1} - 0,1$	$U_{P1} + 0,1$	V	3)
LCD-Rückelektrodenausg.	$U_{OHCOM}$	$U_{DD} - 0,1$		V	3)

	Kurzzeichen	min.	max.	Einheit	Bemerkungen
Ausgangs-LOW-Spannung an					
I/O-Ports	$U_{OLIO}$		0,3	V	1)
BD-Port	$U_{OLED}$		0,3	V	1)
OD-Ausg.	$U_{OLOD}$		0,3	V	1)
$\overline{STB}$ -Ausg.	$U_{OLSTB}$		0,3	V	1)
ALM-Ausg.	$U_{OLAL}$		0,3	V	1)
KC-Ausg.	$U_{OLKC}$		0,2	V	2)
FIO-Ausg.	$U_{OLFIO}$		0,3	V	1)
LCD-Segment-Ausg.	$U_{OLLCD}$	$U_{P2}^{-0,1}$	$U_{P2}^{+0,1}$	V	3)
LCD-Rückelektrodenausg.	$U_{OLCOM}$	$U_{DIS}^{-0,1}$	$U_{DIS}^{+0,1}$	V	3)
Mittenspannung der Rückelektrodenausg.	$U_{MCOM}$	$U_{PM}^{-0,1}$	$U_{PM}^{+0,1}$	V	
Displayspannung	$U_{LCD}$	2	$U_{DD}^{-0,6}$	V	$U_{LCD} = U_{DD} - U_{DIS}$
Strom durch den pull-up-Transistor	$-I_{pu}$	10	60	$\mu A$	$U_{DD} = 4 V,$ $U_{IL} = 0,3 V$
Strom durch den pull-down-Transistor	$I_{pd}$	10	60	$\mu A$	$U_{DD} = 4 V,$ $U_{IH} = 2,7 V$

1)  $R = 12 \text{ k}\Omega$  gegen  $0,5 U_{DD}$

2)  $R = 24 \text{ k}\Omega$  gegen  $0,5 U_{DD}$






3)  $R_L = 1 \text{ M}\Omega$

#### Dynamische Kenngrößen

Die Angaben sind gültig für  $U_{DD} = 3,6 V$ ;  $\vartheta_a = 25^\circ C$  und  $f_{OSZ} = 4,0 \text{ MHz}$ .

	Kurzzeichen	min.	max.	Einheit
Oszillatoranschwingzeit	$t_{OSZ}$	0	250	ms
Betriebsbereitschaft nach $\overline{RST}$ -LH-Flanke	$t_{WORK}$	62,5	$62,5 + t_{OSZ}$	ms
Portaktivierungszeiten				
I/O-Port's	$t_{ENIO}$	0	4	$\mu s$
BD-Port	$t_{ENBD}$	0	4	$\mu s$
KC-Ausg.	$t_{ENKC}$	0	2	$\mu s$
ALM-Ausg.	$t_{ENTO3}$	0	5	$\mu s$

	Kurzzeichen	min.	max.	Einheit
<b>Portentaktivierungszeiten</b>				
I/O-Port's	$t_{DEIO}$	0	1	$\mu\text{s}$
BD-Port	$t_{DEBD}$	0	4	$\mu\text{s}$
KC-Ausg.	$t_{DEKC}$	0	4	$\mu\text{s}$
ALM-Ausg.	$t_{DETO3}$	0	5	$\mu\text{s}$
<b>Datenumschaltzeit</b>				
I/O-Port's	$t_{CHIO}$	0	4	$\mu\text{s}$
BD-Port	$t_{CHBD}$	0	4	$\mu\text{s}$



BD-Port (Handshake-Mode)

Bild 4: Impulsdiagramme

## Befehlsliste

Mnemonic	Bedeutung	Operation	AR : =	JF : =
TMM DES, SRC	kopiere SRC nach DES	$\langle DES \rangle := \langle SRC \rangle$	$\langle SRC \rangle$	JF
LMC DES, CST	lade Speicher mit CST	$\langle DES \rangle := CST$	CST	JF
LMCR DES, CST	lade Speicher mit CST und Rückkehr aus dem Unterprogramm	$\langle DES \rangle := CST$ $\langle PC \rangle := \langle STACK \rangle$	CST	JF
AND DES, SRC	logisches UND	$\langle DES \rangle := \langle AR \rangle \vee \langle SRC \rangle$	$\langle AR \rangle$	1 wenn $\langle DES \rangle = 0$ 0 wenn $\langle DES \rangle \neq 0$
OR DES, SRC	logisches ODER	$\langle DES \rangle := \langle AR \rangle \wedge \langle SRC \rangle$	$\langle AR \rangle$	1 wenn $\langle DES \rangle = FH$ 0 wenn $\langle DES \rangle \neq FH$
ADD DES, SRC	binäre Addition mit carry	$\langle DES \rangle := \langle AR \rangle + \langle SRC \rangle + JF \langle AR \rangle$		1 wenn $\langle DES \rangle > FH$ 0 wenn $\langle DES \rangle \leq FH$
SUB DES, SRC	binäre Subtraktion mit carry	$\langle DES \rangle := \langle AR \rangle - \langle SRC \rangle + JF \langle AR \rangle$		1 wenn $\langle DES \rangle > FH$ 0 wenn $\langle DES \rangle \leq FH$
INC DES	inkrementiere Speicher- inhalt	$\langle DES \rangle := \langle DES \rangle + 1$	$\langle DES \rangle$	1 wenn $\langle DES \rangle = 0$ 0 wenn $\langle DES \rangle \neq 0$
DECEQ DES, CST	dekrementiere Speicher- inhalt, lade Speicher mit CST, wenn Ergebnis gleich 0	$\langle DES \rangle := \langle DES \rangle - 1$ $\langle DES \rangle := CST$	$\langle DES \rangle$ $\langle DES \rangle$	0 wenn $\langle DES \rangle \neq 0$ 1 wenn $\langle DES \rangle = 0$
DECLT DES, CST	dekrementiere Speicher- inhalt, lade Speicher mit CST, wenn Ergebnis gleich FH	$\langle DES \rangle := \langle DES \rangle - 1$ $\langle DES \rangle := CST$	$\langle DES \rangle$ $\langle DES \rangle$	0 wenn $\langle DES \rangle \neq FH$ 1 wenn $\langle DES \rangle = FH$
CMCEQ SRC, CST	vergleiche Speicher- inhalt mit CST, setze JF bei Gleichheit	$\langle SRC \rangle = CST ?$	$\langle SRC \rangle$ $\langle SRC \rangle$	0 wenn $\langle SRC \rangle \neq CST$ 1 wenn $\langle SRC \rangle = CST$
CMCLT SRC, CST	vergleiche Speicher- inhalt mit Speicher- inhalt, setze JF bei kleiner als	$\langle SRC \rangle < CST ?$	$\langle SRC \rangle$ $\langle SRC \rangle$	0 wenn $SRC \geq CST$ 1 wenn $SRC < CST$
CMM DES, SRC	vergleiche Speicher- inhalt mit Speicher- inhalt, setze JF bei Gleichheit	$\langle SRC \rangle = \langle DES \rangle ?$	$\langle SRC \rangle$ $\langle SRC \rangle$	0 wenn $\langle SRC \rangle \neq \langle DES \rangle$ 1 wenn $\langle SRC \rangle = \langle DES \rangle$
SHL DES, SRC	Linksverschiebung	$\langle DES \rangle := \langle SRC \rangle + \langle SRC \rangle$	$\langle SRC \rangle$	MSB von DES
JMP ADR	direkter Sprung nach ADR	$\langle PC \rangle := ADR$	$\langle AR \rangle$	JF
JMPO ADR	bedingter Sprung nach ADR bei JF = 0	$\langle PC \rangle := ADR$ $\langle PC \rangle := \langle PC \rangle + 1$	$\langle AR \rangle$ $\langle AR \rangle$	JF wenn JF = 0 JF wenn JF = 1
JMP1 ADR	bedingter Sprung nach ADR bei JF = 1	$\langle PC \rangle := ADR$ $\langle PC \rangle := \langle PC \rangle + 1$	$\langle AR \rangle$ $\langle AR \rangle$	JF wenn JF = 1 JF wenn JF = 0
JMS ADR	Unterprogrammprung	$\langle STACK \rangle := \langle PC \rangle$ $\langle PC \rangle := ADR$	$\langle AR \rangle$	JF
JIN TABLE, SRC	indirekter Sprung	$\langle PC \rangle := TABLE * 10H + \langle SRC \rangle \langle SRC \rangle$		JF

Mnemonic	Bedeutung	Operation	AR :=	JF :=	
RET	Rückkehr aus dem Unterprogramm	$\langle PC \rangle := \langle STACK \rangle$	$\langle AR \rangle$	JF	
OUT PRT, SRC	Datenausgabe an I/O-Port	$\langle PRT \rangle := \langle SRC \rangle$	$\langle SRC \rangle$	JF	PRT 4 ... 7 (Option)
OUTBD SRC	Datenausgabe an BD-Port	$\langle BD \rangle := \langle SRC \rangle$	$\langle SRC \rangle$	JF	HF := 1
DTOO PRT, SRC	Datenausgabe an IC-Register, ZROM0	$\langle LCR \rangle := \langle SRC \rangle$ $\langle PRT \rangle := \langle ZROM0 \rangle$	$\langle SRC \rangle$	JF	PRT 0 ... 7 (Option)
DTO1 PRT, SRC	Datenausgabe an IC-Register, ZROM1	$\langle LCR \rangle := \langle SRC \rangle$ $\langle PRT \rangle := \langle ZROM1 \rangle$	$\langle SRC \rangle$	JF	PRT 0 ... 7 (Option)
DTBO PRT, SRC	Datenausgabe an IC-Register, ZROM0, blinkende Stelle	$\langle LCR \rangle := \langle SRC \rangle$ $\langle PRT \rangle := \langle ZROM0 \rangle$	$\langle SRC \rangle$	JF	PRT 0 ... 7 (Option)
DTB1 PRT, SRC	Datenausgabe an IC-Register, ZROM1, blinkende Stelle	$\langle LCR \rangle := \langle SRC \rangle$ $\langle PRT \rangle := \langle ZROM1 \rangle$	$\langle SRC \rangle$	JF	PRT 0 ... 7 (Option)
IN DES, PRT	Dateneingabe von I/O-Port in Speicher	$\langle DES \rangle := \langle PRT \rangle$	$\langle PRT \rangle$	JF	PRT ≠ 2, 3, 8
INBD DES	Dateneingabe von BD-Port in Speicher	$\langle DES \rangle := \langle BD \rangle$	$\langle BD \rangle$	HF	
ENGIN DES, PRT	umcodierte Dateneingabe	$\langle DES \rangle := \langle PRTenc \rangle$	$\langle PRT \rangle$	1 0	bei richtigem 1-aus-4-Code bei falschem 1-aus-4-Code
RKC	Rücksetzen des Tastaturzählers	$KC := 0$	$\langle AR \rangle$	JF	
SKC	Inkrementieren des Tastaturzählers	$KC := KC + 1$	$\langle AR \rangle$	JF	
SKCO	strobe Port T0 und Inkrement KC	$T0 := \text{Tastatur}$ $KC := KC + 1$	$\langle AR \rangle$	JF	
SKC1	strobe Port T1 und Inkrement KC	$T1 := \text{Tastatur}$ $KC := KC + 1$	$\langle AR \rangle$	JF	
SKCO1	strobe Ports T0 und T1, Inkrement KC	$T0,1 := \text{Tastatur}$ $KC := KC + 1$	$\langle AR \rangle$	JF	
ST0	strobe Port T0	$T0 := \text{Tastatur}$	$\langle AR \rangle$	JF	
ST1	strobe Port T1	$T1 := \text{Tastatur}$	$\langle AR \rangle$	JF	
STO1	strobe Ports T0, T1	$T0,1 := \text{Tastatur}$	$\langle AR \rangle$	JF	
DI	Richtungsumschaltung BD-Port (Eingabe)		$\langle AR \rangle$	JF	
DO	Richtungsumschaltung BD-Port (Ausgabe)		$\langle AR \rangle$	JF	
ALTO	Umschalten des ALM-FF		$\langle AR \rangle$	JF	nach Systemstart ist das ALM-FF aus
OSOFF	Oszillator ausschalten (shut down)		$\langle AR \rangle$	JF	Systemstart nur mit RST-Signal
INTIM	internen Timer auswählen und rücksetzen		$\langle AR \rangle$	JF	

Mnemonic	Bedeutung	Operation	AR :=	JF :=
EXTRG	externen Trigger- eingang auswählen		⟨AR⟩	JF
STBY	stand by		⟨AR⟩	1
CLJF	Löschen des JF		⟨AR⟩	0
CLM	Speicher löschen	⟨Speicher⟩ := 0	⟨AR⟩	JF Bereich je nach Option
NOP	keine Operation		⟨AR⟩	JF

Die vorliegenden Datenblätter dienen ausschließlich der Information! Es können daraus keine Liefermöglichkeiten oder Produktionsverbindlichkeiten abgeleitet werden. Änderungen im Sinne des technischen Fortschritts sind vorbehalten.



### Herausgeber

veb applikationszentrum elektronik berlin  
im veb kombinat mikroelektronik

Mainzer Straße 25

Berlin 1035

Telefon: 5 80 05 21, Telex: 011 2981; 011 3055