


Information



U 82720 D

2/87 (11)

Hersteller: VEB Mikroelektronik „Karl Marx“ Erfurt

Graphic-Display-Controller

Der U 82720 D (Graphic-Display-Controller/GDC) ist ein für Mikrorechneranwendungen angepaßter Controllerschaltkreis zur Steuerung von Rastergrafik- bzw. alphanumerischen Displays. Der GDC wird dabei zwischen Bildwiederholpeicher und System-Mikroprozessor im Display angeordnet. Der GDC übernimmt die Verwaltung des Bildwiederholspeichers und die Erzeugung der Steuersignale für das Videointerface.




Bild 1: Anschlußbelegung und Schaltungskurzzeichen

Bezeichnung der Anschlüsse:

2 x WCLK	Takteingang
$\overline{\text{DBTN}}$	Ausgang; Strobesignal zum Einlesen der Daten des Bildwiederholerspeichers
HSYNC	Ausgang; Horizontalsynchronisationssignal zur Erzeugung des Zeilenrücklaufs auf dem Display
V/EXT SYNC	Ein-/Ausgang; Vertikalsynchronisationssignal zur Erzeugung des Bildrücklaufs auf dem Display (Ausgangssignal); in der GDC-Slave-Betriebsart als Eingangssignal zur Synchronisation des Bildrasterzeitverhaltens mit einem Master-GDC
BLANK	Ausgang; Videoaustastsignal
ALE	Ausgang; Speicherzyklussignal für Zeilenübernahme (RAS-Signal) für dynamische RAMs oder Demultiplexsignal (ALE-Signal = Adress Latch Enable) für den Adreß-/Datenbus
DREQ	Ausgang; DMA-Anforderungssignal (DMA-Request) zur Steuerung eines externen DMA-Controllers
$\overline{\text{DACK}}$	Eingang; DMA-Bestätigungssignal (DMA-Acknowledge) zur Steuerung eines externen DMA-Controllers
$\overline{\text{RD}}$	Eingang; Strobesignal (Read) zum Einlesen von GDC-Daten in den System-Mikroprozessor
$\overline{\text{WR}}$	Eingang; Strobesignal (Write) zum Einlesen von Mikroprozessordaten in den GDC
A 0	Eingang; Auswahl der Adresse zur Unterscheidung von Kommandos und Lese-/Schreibdaten
DB 0 ... DB 7	Ein-/Ausgänge; bidirektionaler Mikroprozessor-Datenbus des GDC, Bussteuerung erfolgt mit den Signalen $\overline{\text{WR}}$ für Eingabe und $\overline{\text{RD}}$ für Ausgabe
GND	Bezugspotential
LPEN	Eingang; Lichtstiftsignal (Light Pen Detect)
AD 0 ... AD 12	Ein-/Ausgänge; Adreß-/Datenbus des Bildwiederholerspeichers (Bit 0 ... 12)
AD 13 ... AD 15	Ein-/Ausgänge; Funktion wird entsprechend der Betriebsart des GDC festgelegt: - bei Grafik-Betriebsart: Adreß-/Datenbus des Bildwiederholerspeichers (Bit 13 ... 15) - bei Zeichen-Betriebsart: Zeilenzählerausgänge (Bit 10 ... 12) - bei Misch-Betriebsart: Adreß-/Datenbus des Bildwiederholerspeichers (Bit 13 ... 15)
A 16	Ausgang; Funktion wird entsprechend der Betriebsart des GDC festgelegt: - bei Grafik-Betriebsart: Adreßbus des Bildwiederholerspeichers (Bit 16) - bei Zeichen-Betriebsart: Zeilenzählerausgang (Bit 3) - bei Misch-Betriebsart: Attributblinksignal und Zurücksetzen des Zeilenzählers
A 17	Ausgang; Funktion wird entsprechend der Betriebsart des GDC festgelegt: - bei Grafik-Betriebsart: Adreßbus des Bildwiederholerspeichers (Bit 17) - bei Zeichen-Betriebsart: Cursor- und Zeilenzählerausgang (Bit 4) - bei Misch-Betriebsart: Cursorausgang und Flanzeige für Bildbetriebsart
U_{CC}	Betriebsspannung +5 V




Bild 2: Gehäuseabmessungen

Kurzbeschreibung

- Der GDC ist schaltungskonzeptionell zwischen dem Bildwiederholtspeicher und dem System-Mikroprozessor angeordnet.
- Folgende wesentliche Eigenschaften charakterisieren den GDC:
 - . geeignet für hochauflösende Bildschirme, max. 1024 x 1024 Punkte
 - . Der Bildwiederholtspeicher kann in beliebiger Größe bis zu 4 Mbit (256 kWorte x 16 bit) aufgebaut werden.
 - . Ansteuerung von monochromen S/W- und Farbdisplays möglich
 - . Betriebsarten:
 1. Grafik-Betriebsart
 2. Zeichen-Betriebsart
 3. Misch-Betriebsart
 - . In allen Betriebsarten ist zooming, panning und windowing möglich.
 - . Darstellung alphanumerischer Zeichen, Punkte, Rechtecke und Kreisbögen möglich
 - . Lichtstifteingang
 - . 2,0 MHz, 3,125 MHz und 4,0 MHz Taktfrequenz
 - . eine Versorgungsspannung von +5 V

Beschreibung

Der U 82720 D - Graphic Display Controller (GDC) ist ein für Mikrorechneranwendungen angepaßter Controllerschaltkreis zur Steuerung von Rastergrafik - bzw. alphanumerischen Displays. Der GDC wird dabei zwischen Bildwiederholtspeicher (Display Memory) und System-Mikroprozessor angeordnet. Der GDC übernimmt die Verwaltung des Bildwiederholtspeichers und die Erzeugung der Steuersignale für das Video-Interface.

Der GDC U 82720 D ermöglicht, insbesondere bei Systemen mit mehreren GDCs im Master-Slave-Betrieb, den Aufbau hochauflösender grafischer Displays mit dem Prinzip der Bilddarstellung nach dem Rasterdarstellungsverfahren.

Beim Rasterdarstellungsverfahren wird der Elektronenstrahl einer Katodenstrahlröhre in horizontaler und vertikaler Richtung zeilenförmig periodisch abgelenkt, d. h. Zeile für Zeile über den Bildschirm geführt und jeweils dort angeschaltet (hellgetastet), wo ein heller Punkt entstehen soll. Striche, Buchstaben und grafische Zeichen werden immer aus Punkten zusammengesetzt.

Der Aufwand für die Erarbeitung der Steuersoftware für ein grafisches Displays kann durch den komfortablen Befehlssatz des GDC und die verfügbaren Zeichnungsalgorithmen zum Zeichnen grafischer Darstellungen klein gehalten werden.

Der vom GDC verwaltete Bildwiederholtspeicher kann in den verschiedensten Formaten und Größen bis hin zu 256 kWorten zu je 16 bit konfiguriert werden. Die Darstellungen auf dem Bildschirm können vergrößert (zooming) werden. Das Bewegen bzw. Schwenken einer Darstellung (panning) kann softwaregesteuert ablaufen. Es können gleichzeitig mehrere Teile des Bildwiederholtspeichers als sog. Ausschnitte (Fenster) auf dem Bildschirm dargestellt werden (windowing).

Der Lichtstifteingang eignet sich besonders zur interaktiven Benutzerkommunikation am Grafik-Display.

Spezifikationen des GDC U 82720 D

- Mikroprozessor-Interface;
- DMA-Transfer in Verbindung mit DMA Controllern möglich
- Kommandospeicherung in GDC-internem FIFO-Buffer
- Bildwiederholtspeicher, adressierbar 256 kWorte zu je 16 bit; Zugriffsmöglichkeit über Read-Modify-Write-Zyklus (RMW) und Display-Zyklus ohne RMW
- Eingang für Lichtstift
- Möglichkeit der externen Videosynchronisation

- Grafik-Betriebsart (Graphic Mode) programmierbar; Verwaltung von 4 Mbit Bildwiederholtspeicher
Möglichkeiten der Grafikedarstellung:
Zeichnen von Geraden, Kreisbögen, Rechtecken und grafischen Zeichen mit einer Punktfolge-
frequenz von 32 MHz in der normalen bzw. 64 MHz in der "gedehnten" Darstellungsart
(Wide Display Mode); Bildgröße bis zu 1024 x 1024 Pixel in 4 Bildebenen in Farbe oder Grau-
stufen; 2 unabhängig voneinander "rollbare" Bildfenster
- Zeichen-Betriebsart (Character Mode) programmierbar; Verwaltung eines Bildwiederholtspeichers
mit 8 k x 13 bit Charakter- und Attributspeicher
Möglichkeiten der Zeichendarstellung:
automatische Verschiebung des Cursors; 4 unabhängig voneinander rollbare Flächen; programmierba-
re Cursorgröße; 256 Zeichen pro Zeile; bis zu 100 Zeilen je Bildebene
- gemischte Grafik- und Zeichen-Betriebsart (Mixed Graphic and Character Mode) programmierbar;
Verwaltung von 64 kZeichen Bildwiederholtspeicher und ein Megapixel Grafik-Bildwiederholtspeicher
- Vergrößerungsfaktor (Zoom) 1 ... 16fach; Schwenkfunktion (panning); programmierbare Parameter
für das Video-Raster
- DMA-Eigenschaften: Übertragung von Byte oder Wort in vier Taktperioden je Byte-Übertragung

Nachfolgend werden die Elemente des Blockschaltbildes beschrieben:

Mikroprozessor-Interface

Das Mikroprozessor-Interface mit den Datenbus-Ein-/Ausgängen DB.0 ... DB 7 ist 8 bit breit und bidirektional ausgeführt. Zum Interface gehören das Statusregister und das Data-Read-Register. Das Statusregister ist zu jedem beliebigen Zeitpunkt lesbar. Ein zusätzlicher FIFO-Buffer hat die Organisation 9 x 16 bit. Der Zugriff zum FIFO-Buffer wird mit den Flags des Statusregisters sowie in Abhängigkeit von den verschiedenen internen GDC-Operationen koordiniert.




Bild 3: Blockschaltbild des GDC U 82720 D

Kommandoprozessor

Die Inhalte des FIFO-Buffers werden mit dem Kommandoprozessor interpretiert. Dabei erfolgt eine Dekodierung der im FIFO befindlichen Kommandobytes und die Verteilung der Befehlsparameter an ihre Bestimmungsorte im GDC. Bei gleichzeitigem Zugriff von Businterface und Kommandoprozessor auf den FIFO-Buffer hat das Businterface die höhere Priorität.

DMA-Steuerung

Die DMA-Steuerung des GDC übernimmt die Datenübertragung am Mikroprozessor-Businterface, wenn mit einem externen DMA-Controller kommuniziert wird. Die Steuersignale für DMA-Anforderung DREQ (DMA-Request) sowie DMA-Bestätigung $\overline{\text{DACK}}$ (DMA-Acknowledge) können im Handshake-Betrieb für die Ansteuerung beliebiger DMA-Controller (z. B. UA 858 D) verwendet werden. Damit ist es möglich, die Display-Daten im direkten Speicherzugriff zwischen dem Systemspeicher des steuernden Mikroprozessors und dem Bildwiederholpeicher des GDC zu übertragen.

Parameter-RAM

Der 16 Byte tiefe RAM speichert Befehlsparameter, die während des Darstellungs- und Zeichnungsprozesses wiederholt abgefragt werden. In der Zeichen-Betriebsart enthält der RAM die Display-Flächenaufteilungsparameter. In der Grafik-Betriebsart werden die Zeichnungsmuster und Grafikelemente gespeichert.

Video-Synchronisationsgenerator

Der Generator der Videosynchronisationslogik des GDC erzeugt basierend auf der Taktfrequenz das Rasterzeitverhalten für fast alle Zeilensprung- und Nichtzeilensprungformate sowie für das "Wiederholungsfeld" beim Zeilensprungformat.

Die Programmierung des Video-Synchronisationsgenerators erfolgt nach RESET. In der sog. Slave-Betriebsart koordiniert der Generator das Video-Zeitverhalten zwischen dem GDC und einem anderen Videosignalerzeuger.

Generator für Speicheransteuerung

Ein Generator zur Erzeugung des Speicherzeitverhaltens ermöglicht die Bereitstellung von zwei Speicherzyklustypen: einem 2-Takt-Display-Zyklus sowie einem Read-Modify-Write-Zyklus (RMW) mit 4 Taktzyklen. Als Signale zur Ansteuerung des Bildwiederholtspeichers stehen die Speicherzyklus-signale \overline{RAS} (ALE) und \overline{DBIN} zur Verfügung. Die beiden Signale erzeugen das Zeitverhalten und die Steuerinformation zur Koordinierung der externen Hardware mit dem GDC-Businterface.

Das Signal ALE (Adress Latch Enable) kennzeichnet den Beginn eines jeden Speicherzyklusses. Mit der Aktivierung des \overline{DBIN} -Ausganges kennzeichnet der GDC die Zeit innerhalb eines RMW-Zyklusses, in der die an den RAMs des Bildwiederholtspeichers anliegenden Daten akzeptiert werden.

Zoom- und Pan-Steuerung

Der GDC ermöglicht unter Einsatz externer Hardware die Anwendung der programmierbaren Vergrößerung der Darstellung auf dem Bildschirm. Gleichfalls ist eine Schwenkbewegung über die für die Bilddarstellung benutzte Display-Bildfläche möglich.

Entsprechend der programmierten und im Parameter-RAM gespeicherten Information zum Vergrößerungsfaktor und zur Bildfläche des Displays bestimmt die GDC-interne Zoom- und Pan-Steuerung, wann zur nächsten Speicheradresse für den Bildaufbau bzw. zur nächsten Display-Bildfläche übergegangen wird.

Das Grundprinzip für die Realisierung von Vergrößerungen besteht in der wiederholten hinter- bzw. untereinanderfolgenden Abbildung von Punkten mit gleichen Daten.

Durch das wiederholte Abbilden gleicher Bildpunkte in einer Zeile bei unveränderter Punktfolgefrequenz wird dabei eine Bildvergrößerung in horizontaler Richtung erreicht. Die entsprechende Bildvergrößerung in vertikaler Richtung erfolgt durch wiederholte Abbildung von Punkten mit den Daten der vorangegangenen Zeilen. Die Zoom-Fähigkeit ist nur beim bitweisen Grafikbetrieb möglich.

Falls die Zeilenzahl für eine Display-Bildfläche erschöpft ist, entnimmt die Zoom-Steuerung die Startadresse und die Anzahl der Zeilen für die nächste Display-Bildfläche vom Parameter-RAM.

Der System-Mikroprozessor kann durch Veränderung der Startadresse einer Display-Bildfläche das Schwenken in jede Richtung unabhängig von anderen Display-Bildflächen erreichen.

Zeichnungssteuerung

Der Zeichnungsprozessor dieser Steuerung enthält die für die Berechnung der Pixeladressen und -positionen von diversen grafischen Darstellungen notwendige Logik. Außer einem gegebenen Startpunkt und entsprechenden Zeichnungsparametern benötigt der Zeichnungsprozessor keine weitere Unterstützung, um die Darstellung vollständig zu zeichnen.

Bildwiederholungssteuerung

Die Aufgaben der Steuerung des Bildwiederholungspeichers sind vielfältig. Am wichtigsten ist das Multiplexen der Adreß- und Dateninformationen vom und zum Bildwiederholungspeicher des GDC. Die Steuerung enthält 16bit-Logikeinheiten, um den Inhalt des Bildwiederholungspeichers während der RMW-Zyklen ändern zu können. Weiterhin erfolgt die Ansteuerung des Zeilenzählers in der Zeichen-Betriebsart und des Refreshzählers für dynamische RAMs im Bildwiederholungspeicher. Gleichfalls bemißt die Steuerung die Video-Rasterzeit in den verschiedenen Zyklusarten.

Lichtstiftsteuerung

Für den Fall, daß zwei steigende Flanken am Lichtstifteingang dem selben Punkt zweier aufeinanderfolgender Video-Raster entsprechen, werden die Impulse als gültige Lichtstiftinformationen anerkannt. Ein Statusbit des GDC zeigt danach dem System-Mikroprozessor an, daß das Lichtstiftregister eine gültige Adresse enthält.

Die Anwendungsmöglichkeiten für den GDC U 82720 D sind vielfältig, da er die Realisierung folgender Eigenschaften unterstützt:

- hohe Dotfrequenz
- Farbflächen
- horizontal begrenzte Bildschirmwindows
- charakterorientierter Bildschirm
- gemischtes Grafik- und Charakterdisplay

Eine ausführliche Beschreibung des U 82720 D liegt als "Technische Beschreibung U 82720 D" im VEB Mikroelektronik "Karl Marx" Erfurt - Stammbetrieb vor. Die Bestellung der technischen Beschreibung ist unter folgender Adresse möglich:

VEB Mikroelektronik "Karl Marx" Erfurt
Stammbetrieb
Abt. Absatz, Tel. 58 26 98
Rudolfstraße 47
Erfurt

5 0 2 3

Dieses Datenblatt gibt keine Auskunft über Liefermöglichkeiten und beinhaltet keine Verbindlichkeiten zur Produktion. Die gültige Vertragsunterlage beim Bezug der Bauelemente ist der Typstandard. Rechtsverbindlich ist jeweils die Auftragsbestätigung.

Änderungen in Zuge der technischen Weiterentwicklung vorbehalten.

Die Behandlungsvorschriften für MOS-Bauelemente sind unbedingt einzuhalten, da andernfalls eine Reklamation nicht anerkannt werden kann.

10/86

Die vorliegenden Datenblätter dienen ausschließlich der Information!
Es können daraus keine Liefermöglichkeiten oder Produktionsverbindlichkeiten abgeleitet werden.
Änderungen im Sinne des technischen Fortschritts sind vorbehalten.



Herausgeber

veb applikationszentrum elektronik berlin
im veb kombinat mikroelektronik

Mainzer Straße 25, PF 211

Berlin 1035

Telefon: 5 80 05 21, Telex: 011 2981; 011 3055